Cyclone V
Недорогие сверхбольшие интегральные схемы семейства Cyclone отвечают последним требованиям рынка в области повышения степени интеграции, увеличения производительности, а также снижения энергопотребления. Благодаря своим особенностям микросхемы линейки Cyclone идеально подходят для приложений где необходимо низкое энергопотребление и невысокая себестоимость.
Отличием FPGA Cyclone V от других представителей семейства Cyclone, являются адаптивные логические модули (аналогичные сериям Arria и Stratix), высокоскоростные приемопередатчики, аппаратные IP-блоки, контроллеры PCI Express, контроллеры внешней синхронной памяти блоки цифровой обработки сигналов переменной точности, блоки встроенного ОЗУ, средства защиты проекта от несанкционированного копирования и изменений.
Основой линейки 28-нм СБИС Cyclone V являются одно ядерные или двухъядерные процессоры ARM Cortex A9.
В линейке устройств Cyclone V находятся:
Cyclone V E – устройство без встроенных трансиверов и аппаратных контроллеров PCI Express
Cyclone V GX – устройство с встроенными трансиверами с максимальной скоростью передачи данных до 3.125 Гбит/с
Cyclone V GT – устройство с встроенными трансиверами с максимальной скоростью передачи данных до 5 Гбит/с
Cyclone V SE – устройство с встроенным аппаратным процессорным блоком ( одно ядерные или двухъядерные)
Cyclone V SX – устройство с двухъядерным аппаратным процессорным блоком и встроенными трансиверами с максимальной скоростью передачи данных до 3.125 Гбит/с
Cyclone V ST– устройство с двухъядерным аппаратным процессорным блоком и встроенными трансиверами с максимальной скоростью передачи данных до 5 Гбит/с
В таблице 1 обозначены основные характеристики подсемейства Cyclone V E
таблица 1
Cyclone V E (напряжение питания ядра 1.1 В) | ||||||
5CEA2 | 5CEA4 | 5CEA5 | 5CEA7 | 5CEA9 | ||
Ресурсы | Кол-во адаптивных логических модулей | 9434 | 18480 | 29080 | 56480 | 113560 |
Кол-во эквивалентных логических элементов, тысяч | 25 | 49 | 77 | 149,5 | 301 | |
Кол-во триггеров | 37736 | 73920 | 116320 | 225920 | 454240 | |
Кол-во блоков встроенного ОЗУ M10K | 176 | 308 | 446 | 686 | 1220 | |
Объем встроенного ОЗУ (кбит) | 1760 | 3080 | 4460 | 6860 | 12200 | |
Объем памяти MLAB (кбит) | 196 | 303 | 424 | 836 | 1717 | |
Кол-во DSP-блоков переменной точности | 25 | 66 | 150 | 156 | 342 | |
Кол-во умножителей 18 x 18 |
50 | 132 | 300 | 312 | 684 | |
Особенности архитектуры | Кол-во глобальных цепей тактирования | 16 | ||||
Кол-во PLL | 4 | 4 | 6 | 7 | 8 | |
Размер конфигурационного файла (Мбит) | н/о | н/о | н/о | н/о | н/о | |
Защита проекта от копирования | да | |||||
Подсистема ввода-вывода | Поддерживаемые уровни напряжения ввода-вывода (В) | 1.1, 1.2, 1.5, 1.8, 2.5, 3.3 | ||||
Поддерживаемые стандарты ввода-вывода | LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I and II), SSTL-2 (I and II), 1.2-V HSTL (I and II), 1.5-V HSTL (I and II), 1.8-V HSTL (I and II), HiSpi, SLVS, Sub-LVDS | |||||
Кол-во каналов LVDS (RX/TX) | 56 | 56 | 84 | 120 | 140 | |
Встроенные цепи динамического выравнивания фаз (DPA) | нет | |||||
Встроенные терминирующие резисторы (OCT) | Последовательные и дифференциальные | |||||
Программируемая нагрузочная способность выходов | да | |||||
Аппаратный контроллер PCIe | отсутствует | |||||
Кол-во аппаратных контроллеров внешней памяти | 1 | 1 | 2 | 2 | 2 | |
Поддерживаемые интерфейсы внешней памяти | DDR3, DDR2, LPDDR, LPDDR2 |
В таблице 2 приведены типы корпусов с количеством линий ввода-вывода Cyclone V E
таблица 2
Тип корпуса | UBGA (U) | FBGA (F) | |||||
Количество выводов | 324 | 484 | 256 | 484 | 672 | 896 | 1152 |
Габариты корпуса (мм) | 15 x 15 | 19 x 19 | 17 x 17 | 23 x 23 | 27 x 27 | 31 x 31 | 35 x 35 |
Расстояние между соседними выводами (мм) | 0,8 | 0,8 | 1,0 | 1,0 | 1,0 | 1,0 | 1,0 |
5CEA2 количество линий ввода-вывода |
176 0 |
224 0 |
128 0 |
224 0 |
|||
5CEA4 количество линий ввода-вывода |
176 0 |
224 0 |
128 0 |
224 0 |
|||
5CEA5 количество линий ввода-вывода |
224 0 |
240 0 |
|||||
5CEA7 количество линий ввода-вывода |
240 0 |
240 0 |
336 0 |
480 0 |
|||
5CEA9 количество линий ввода-вывода |
224 0 |
336 0 |
480 0 |
||||
5CGXC3 количество линий ввода-вывода |
112 3 |
208 3 |
208 3 |
||||
5CGXC4 количество линий ввода-вывода |
224 6 |
240 6 |
336 6 |
||||
5CGXC5 количество линий ввода-вывода |
224 6 |
240 6 |
336 6 |
||||
5CGXC7 количество линий ввода-вывода |
240 6 |
240 6 |
336 9 |
480 9 |
|||
5CGXC9 количество линий ввода-вывода |
224 6 |
336 9 |
480 12 |
560 12 |
|||
5CGTD5 количество линий ввода-вывода |
224 6 |
240 6 |
336 6 |
||||
5CGTD7 количество линий ввода-вывода |
240 6 |
240 6 |
336 9 |
480 9 |
|||
5CGTD9 количество линий ввода-вывода |
224 6 |
336 9 |
480 12 |
560 12 |
В таблице 3 обозначены основные характеристики подсемейства Cyclone V E
таблица 3
Cyclone V E (напряжение питания ядра 1.1 В) | ||||||||||
5CGXC3 | 5CGXC4 | 5CGXC5 | 5CGXC7 | 5CGXC9 | ||||||
Ресурсы | Кол-во адаптивных логических модулей | 11900 | 18868 | 29080 | 56480 | 113560 | ||||
Кол-во эквивалентных логических элементов, тысяч | 31,5 | 50 | 77 | 149,5 | 301 | |||||
Кол-во триггеров |
47600
|
75472 | 116320 | 225920 | 454240 | |||||
Кол-во блоков встроенного ОЗУ M10K | 119 | 250 | 446 | 686 | 1220 | |||||
Объем встроенного ОЗУ (кбит) | 1190 | 2500 | 4460 | 6860 | 12200 | |||||
Объем памяти MLAB (кбит) | 159 | 295 | 424 | 836 | 1717 | |||||
Кол-во DSP-блоков переменной точности | 51 | 70 | 150 | 156 | 342 | |||||
Кол-во умножителей 18 x 18 |
102 | 140 | 300 | 312 | 684 | |||||
Особенности архитектуры | Кол-во глобальных цепей тактирования | 16 | ||||||||
Кол-во PLL | 4 | 6 | 6 | 7 | 8 | |||||
Размер конфигурационного файла (Мбит) | н/о | н/о | н/о | н/о | н/о | |||||
Защита проекта от копирования | да | |||||||||
Подсистема ввода-вывода | Поддерживаемые уровни напряжения ввода-вывода (В) | 1.1, 1.2, 1.5, 1.8, 2.5, 3.3 | ||||||||
Поддерживаемые стандарты ввода-вывода | LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I and II), SSTL-2 (I and II), 1.2-V HSTL (I and II), 1.5-V HSTL (I and II), 1.8-V HSTL (I and II), HiSpi, SLVS, Sub-LVDS | |||||||||
Кол-во каналов LVDS (RX/TX) | 52 | 84 | 84 | 120 | 140 | |||||
Встроенные цепи динамического выравнивания фаз (DPA) | нет | |||||||||
Встроенные терминирующие резисторы (OCT) | Последовательные и дифференциальные | |||||||||
Программируемая нагрузочная способность выходов | да | |||||||||
Кол-во трансиверов со скоростью передачи 3.125 Гбит/с | 3 | 6 | 6 | 9 | 12 | |||||
Кол-во аппаратных контроллеров PCIe (Gen1 x 4 lane) | 1 | 2 | 2 | 2 | 2 | |||||
Кол-во аппаратных контроллеров внешней памяти | 1 | 1 | 2 | 2 | 2 | |||||
Поддерживаемые интерфейсы внешней памяти | DDR3, DDR2, LPDDR, LPDDR2 |